#3539 Aunque la caché se unifique dentro del propio CCD, se supone que cada CCD tendrá 1 CCX con un máximo de 8 cores. Si van a montar un 10c , tendrían que usar 2 CCDs con 5 cores cada uno y por ende añadirían mayor latencia debido al IF entre los dos CCD.
Pd: arriba me refería a los CCD, me he colado con los CCX.